

# (19)日本国特許庁 (JP) (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平8-222555

(43)公開日 平成8年(1996)8月30日


(51) Int. C1. 6	識別記号		FΙ					
H01L 21/31			H01L	21/3	l		С	
						F		
C23C 16/44		C23C 16/44			Н			
16/50			16/50					
H01L 21/205			H01L 21/205					
		審査請求	未請求	請求	項の数 9	OL	(全12頁)	最終頁に続く
(21)出願番号	特願平7-200001	F願平7-200001				34		
					富士電機	株式会社	生	
(22)出願日	平成7年(1995)8月4日		神奈川県川崎市川崎区田辺新田1番1号					
			(72)発	明者	清水 明	夫		
(31)優先権主張番号	特願平6-308512				神奈川県	川崎市川	川崎区田辺親	所田1番1号
(32)優先日	平 6 (1994)12月13日				富士電機	株式会社	<b></b>	
(33)優先権主張国	日本(JP)		(72)発明者	明者	榊原 康史			
			神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内				f田1番1号	
			(72)発	明者	虎口 信			
			神奈川県川崎市川崎区田辺新田1番1号				T田1番1号	
					富士電機	株式会社	土内	
			(74)代	理人	弁理士	谷 義-	- (外1名	;)
			最終頁に続く					

#### (54) 【発明の名称】絶縁膜製造装置および製造方法

# (57)【要約】

【課題】 ECR型プラズマ処理装置の構成による絶縁 膜製造装置を、静電チャックに保持された基板上のMO SFETゲート酸化膜をSiO: 絶縁膜で覆う際に、基 板温度が上昇してもゲート酸化膜の絶縁破壊が起こらな い装置とする。

【解決手段】 静電チャック19の金属台座20への固定を絶縁物21,22を介し行うことにより処理中の基板12,台座20間の絶縁抵抗が100MΩ以上を保有するようにするとともに、処理中は基板表面での径方向磁界成分を30ガウス以下に保ち、プラズマ電位によって生じるゲート酸化膜両面間電位差の上昇速度を小さくして、成膜時間中に電位差がゲート酸化膜の耐電圧を超えないようにする。



#### 【特許請求の範囲】

【請求項1】マイクロ波と原料ガスとが導入される真空容器と、該真空容器を包囲し、真空容器内にマイクロ波と電子サイクロトロン共鳴磁界領域を形成して該真空容器内へ導入されたガスのマイクロ波によるプラズマ化作用を助けるソレノイドコイルと、前記真空容器内に設置され、誘電体中に吸着用電極を埋め込んでなる静電チャックおよび該静電チャックを固定する金属台座とからなり被処理半導体基板を該真空容器内に保持するウエハホールダとを具え、処理中の被処理半導体基板にRFバイアスが印加されるSiO。絶縁膜製造装置において、処理中、静電チャックに吸着、保持された被処理半導体基板と真空容器との間の絶縁抵抗が100M $\Omega$ 以上を保有するとともに、処理中、被処理半導体基板表面での径方向磁界成分が30ガウス以下に保たれることを特徴とする絶縁膜製造装置。

1

【請求項2】 請求項1に記載の装置において、前記静電チャックと前記金属台座が絶縁物を介して固定されていることを特徴とする絶縁膜製造装置。

【請求項3】 請求項2に記載の装置において、前記絶 20 縁物がふっ素ゴムシートであることを特徴とする絶縁膜 製造装置。

【請求項4】 請求項1から3のいずれかに記載の装置において、前記ソレノイドコイルと協働して前記基板表面近傍にミラー磁界を形成するための第2のソレノイドコイルが前記ウエハホールダを基準にして前記ソレノイドコイルの反対側の位置に設けられていることを特徴とする絶縁膜製造装置。

【請求項5】 請求項1から3のいずれかに記載の装置において、前記ソレノイドコイルと前記ウエハホールダ 30 との中間の位置に減磁コイルが設置されていることを特徴とする絶縁膜製造装置。

【請求項6】 請求項1から5のいずれかに記載の装置において、前記基板表面での径方向磁界成分が10ガウス以下であることを特徴とする絶縁膜製造装置。

【請求項7】 マイクロ波発生用電源からマイクロ波伝達手段を介して真空容器にマイクロ波を導入し、該真空容器を包囲するソレノイドコイルによって真空容器内にマイクロ波との電子サイクロトロン共鳴磁界領域を形成して該真空容器内へ導入されたガスのマイクロ波による 40プラズマ化作用を助長し、真空容器内にN、OまたはO、、およびSiH、またはSi、H、を導入して、前記半導体基板にRFバイアスを印加しながら基板台上の半導体基板表面にSiO、膜を成長させる絶縁膜製造方法において、前記半導体基板と前記真空容器との間の絶縁抵抗を100MΩ以上に保ち、かつ前記半導体基板上での磁界の径方向成分を30ガウス以下に維持しながら成膜を行うことを特徴とする絶縁膜製造方法。

【請求項8】 請求項7に記載の方法において、前記N , OまたはO, およびSiH, またはSi, H, と共に Arを導入することを特徴とする絶縁膜製造方法。 【請求項9】 請求項7または8に記載の方法において、半導体基板に印加するRF電力密度を0または、5 W/cm<sup>2</sup> 以上とすることを特徴とする絶縁膜製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体集積回路、特にIC等、微細加工によるLSI製造時に絶縁膜製造工程で使用する絶縁膜製造装置および製造方法に関し、より詳しくは、マイクロ波と原料ガスとが導入される真空容器内にあって被処理半導体基板を該真空容器内に保持するウエハホールダが、絶縁体(誘電体)中に吸着用電極を埋め込んでなる静電チャックと、静電チャックを固定する金属台座とを用いて構成され、被処理チャックを固定する金属台座とを用いて構成され、被処理デマイクを固定で容器内に形成させた磁界とによる電子サイクロトロン共鳴効果が利用されるととによる電子サイクロトロン共鳴効果が利用されるととに、処理中被処理半導体基板にRFバイアスが印加されるSiO。絶縁膜製造装置および製造方法に関する。

[0002]

【従来の技術】この種絶縁膜製造装置の構成例を図7に 示す。装置本体は、真空容器1と、この真空容器1の一 部を囲む主ソレノイド2とからなり、この真空容器1を 構成する第1の真空容器1Aにマイクロ波導波管3がマ イクロ波透過窓4を介して取り付けられ、また、第1の 原料ガスを導入するための第1ガス導入路5が接続され ている。また、真空容器1を構成する第2の真空容器1 Bには、第2の原料ガスを導入するための第2ガス導入 路6が接続されている。第2の真空容器1B内には被処 理半導体基板(以下基板という)12を保持するウエハ ホールダ11が収容され、このウエハホールダ11を構 成する一方の部材である静電チャック9の吸着用電極に はRF電源15がコンデンサ14を介して接続され、ま たウエハホールダ11を構成するもう一方の部材である 金属台座(以下台座という)10はアルミニウム等の金 属で作られ、ここには図示していないが、媒熱流体の通 流可能に構成されている。台座は真空容器と同電位であ る。静電チャック9は、前記吸着用電極9Bを絶縁体9 A中に埋め込んでなるもので、絶縁体9Aは上面,下面 ともに平坦な平面に仕上げられ、台座10の平坦な上面 に固定され、台座10を通流する媒熱流体により所望の 温度に保持される。

【0003】この装置により、基板12の表面に作り込まれているMOSFETのゲート酸化膜を覆う層間絶縁膜としてSiO、膜を形成する場合には、第1の真空容器1Aに接続された第1ガス導入路5から第1原料ガスとしてO。またはN。Oを導入し、これを、マイクロ波導波管3とマイクロ波透過窓4とを通して真空容器1A50内に導入したマイクロ波と、主ソレノイドコイル2が形

成する磁界とによりマイクロ波透過窓4近傍に形成され た電子サイクロトロン共鳴 (以下ECRと記す) 領域を 通過させてO<sub>2</sub> またはN<sub>2</sub> Oを効率よくプラズマ化して 高密度のプラズマを生成する。このプラズマを主ソレノ イド2が作った軸対称の発散磁界に沿って基板12方向 へ移動させ、移動の途中で第2ガス導入路6から第2の 真空容器1B内へ導入された第2の原料ガスであるSi H. またはSi, H. を活性化し、活性化されたSiH , またはSi, H。とともに基板12の表面に到達させ てSiO, 膜を形成する。第1の真空容器1Aから第2 の真空容器 1 Bへのプラズマ移動は、前述のように、主 ソレノイド2により形成された発散磁界に沿って生じる ので、基板12前面でのプラズマ密度は、基板中央部で 大きく、周縁側で小さくなる。一方、基板12にはRF 電源15からコンデンサ14を介してRFバイアスが印 加されており、これにより基板12の表面に生じた対真 空容器負極性の電位による電界の強度は、基板 1 2 が真 空容器1により囲まれていることから、基板周縁部で強 く、中央部で弱くなるため、基板前面のプラズマ密度分 布が均一化され、膜厚が面内均一なSiO、膜が形成さ れる。なお、装置下方のサブソレノイド16は、処理時 の目的により、これに通電して基板12の前面側にカプ ス磁界あるいはミラー磁界を形成するために配設されて いるものである。

## [0004]

【発明が解決しようとする課題】近年、基板表面につくり込まれ半導体デバイスのより高集積化のため、例えば、MOSFETにおけるゲート酸化膜の厚さが110 Å以下と薄膜化されてきている。しかし、酸化膜の厚さがこのように薄い場合、ゲートを覆う絶縁膜をプラズマ 30 CVD法で形成するとゲートに絶縁不良が発生することがある。このため、例えばゲート酸化膜の厚さが110 A程度ではゲート間に発生する電圧が10~15 V程度で容易に破壊する。

【0005】ゲート酸化膜は模式的に図2(a)のように示すことができる。図において、ゲート電極とSi基板との間の薄いSiO,膜が絶縁破壊が問題となるゲート酸化膜であり、このゲート酸化膜に、Si基板へのRFバイアス印加の下でプラズマ中に生じた対真空容器プラズマ電位が印加される。このプラズマ電位の大きさは、Si基板に供給するRF電力の大きさおよび通常円筒状に形成される真空容器の内径とSi基板径との比等によって異なるが、特に高速成膜を行うときに大きなり、ゲート酸化膜の破壊が高頻度で起こるようになるため、高速成膜時のプラズマ電位の面内分布を小さくする装置構成が本発明者から提案されている(特願平6-13058号)。この装置構成は、高速成膜時にプラズマ電位分布が大きくなる理由として、

①高速成膜のために、Si基板をよりプラズマ密度の高 50

いECR領域に近接して置くと、磁界の強度が強くなり、ウエハ面内の磁界成分(Br)の分布が大きくなる。

【0006】②高速成膜でも、成膜された時のカバレッジ形状を維持するために、成膜速度にほぼ比例するRFパイアス電力を供給する必要があること。

【0007】②の高速成膜を磁界強度を変えることな く、成膜原料のSiH、の流量を増やして、実施して も、①の効果とSiH、流量の増大効果を併用しても、 基板表面上の交流のバイアス電界と、Br成分のベクト ル積の面内分布が大きくなる。この作用に起因するプラ ズマ電位分布によるゲートの絶縁破壊が有ることに着眼 した装置構成として、補助コイル等を用いて、Brの絶 対値を小さくすることで、前述のベクトル積の絶対値を 小さくし、これによる、プラズマ電位分布の絶対値を小 さくすることで、ゲートの絶縁破壊を皆無にすることを 実現した装置構成としている。しかし、本発明者らは、 その後研究をつづけて行く中で、テストパターンによっ ては径方向磁界成分を30ガウス以下としてもなお、ゲ ート酸化膜の絶縁破壊が生じること、そして、この破壊 は、高密度プラズマが基板表面のバイアス電位により加 速されて基板に入射することによる基板の温度上昇抑制 が十分に行われていない状態で成膜をつづけているとき に生じることを発見した。このことは、径方向磁界成分 を30ガウス以下としても、高温下では、ゲート酸化膜 にかかる電圧が10~15Vを超えるようになりうるこ とを示している。

【0008】本発明の目的は、ゲート酸化膜の耐電圧を超える電圧が、基板表面での径方向磁界成分を30ガウス以下に保持しているかぎり、高温下でもゲート酸化膜に印加されることのない絶縁膜製造装置および製造方法を提供することである。

#### [0009]

【課題を解決するための手段】上記課題を解決するため に、本発明による絶縁膜製造装置は、マイクロ波と原料 ガスとが導入される真空容器と、該真空容器を包囲し、 真空容器内にマイクロ波と電子サイクロトロン共鳴磁界 領域を形成して該真空容器内へ導入されたガスのマイク 口波によるプラズマ化作用を助けるソレノイドコイル と、前記真空容器内に設置され、絶縁体中に吸着用電極 を埋め込んでなる静電チャックおよび該静電チャックを 固定する金属台座とからなり被処理半導体基板を該真空 容器内に保持するウエハホールダとを具え、処理中の被 処理半導体基板にRFバイアスが印加されるSiO, 絶 縁膜製造装置において、処理中、静電チャックに吸着、 保持された被処理半導体基板と真空容器との間の絶縁抵 抗が100MΩ以上を保有するとともに、処理中、被処 理半導体基板表面での径方向磁界成分が30ガウス以下 に保たれることを特徴とする。

【0010】ここで、前記静電チャックと前記金属台座

が絶縁物を介して固定されているとよく、前記絶縁物が ふっ素ゴムシートであると好適である。

【0011】さらに、前記ソレノイドコイルと協働して前記基板表面近傍にミラー磁界を形成するための第2のソレノイドコイルが前記ウエハホールダを基準にして前記ソレノイドコイルの反対側の位置に設けられているとよく、または前記ソレノイドコイルと前記ウエハホールダとの中間の位置に減磁コイルが設置されているとよい。

【0012】前記基板表面での径方向磁界成分が10ガ 10 ウス以下であると最も好適である。

【0013】本発明による絶縁膜製造方法は、マイクロ被発生用電源からマイクロ波伝達手段を介して真空容器にマイクロ波を導入し、該真空容器を包囲するソレノイドコイルによって真空容器内にマイクロ波との電子サイクロトロン共鳴磁界領域を形成して該真空容器内へ導入されたガスのマイクロ波によるプラズマ化作用を助長し、真空容器内にN、OまたはO、、およびSiH、またはSi、H。を導入して、前記半導体基板にRFバイアスを印加しながら基板台上の半導体基板表面にSiO 20、膜を成長させる絶縁膜製造方法において、前記半導体基板と前記真空容器との間の絶縁抵抗を100MΩ以上に保ち、かつ前記半導体基板上での磁界の径方向成分を30ガウス以下に維持しながら成膜を行うことを特徴とする。

【0014】ここで、前記N、OまたはO、およびSiH、またはSi、H。と共にArを導入してもよい。

【0015】さらに、半導体基板に印加するRF電力密度を0または、5W/cm<sup>2</sup>以上としてもよい。

[0016]

Si 基板に蓄積される電荷は、 $Q_1 - q_1 =$   $\begin{cases} t \\ V_w / R_w \ dt \end{cases}$ 

【0020】与えられる。

【0021】 1. 成膜初期時点のゲート酸化膜両面間電位差:初期ではt=+0として $Q_1=q_1$ となるので、

$$V_P = Q_1 / C_s + q_1 / C_r = Q_1$$

ここで代表的な値を、

 $C_{\epsilon} = 0$ .  $3 \mu F$ ,  $C_{\epsilon} = 1 0 0 0 p F$ 

とすると、静電チャック誘電体の両面間電位差 V. およ 40 びゲート酸化膜両面間電位差 U。 はそれぞれ以下のようになる。

[0023]

 $V_{\bullet} = 0$  9967 $V_{\bullet}$  ,  $U_{\circ} = 0$  0033 $V_{\bullet}$  このように、成膜初期では、ゲート酸化膜には、プラズ

$$(1/C_s) dQ_t / dt + (1/C_t) dq_t / dt = 0$$
 (2)

R. i = V, = q, /C, &0,

$$i = q_1 / R$$
, C, (3)

$$dQ_1 / dt = dq_1 / dt + i = dq_1 / dt + q_1 / R_* C_*$$
(4)

(2), (4) 式より、 50 【0026】

【発明の実施の形態】本発明においては、半導体基板に RFバイアス電力を印加しながらECRプラズマCVD 法によって基板上に絶縁膜を形成する装置において、処 理中の半導体基板と真空容器との間の絶縁抵抗が100 MΩ以上に保たれ、かつ半導体基板表面の径方向磁界成 分が30ガウス以下となるように装置を構成し、そのよ うな条件下で成膜を行う。

【0017】図2(a)は、MOSFETにおけるゲート酸化膜まわりの構造を示す模式図であり、図2(b)は、被処理半導体基板であるSi基板へのRFバイアス印加の下でプラズマ中に生じた対真空容器プラズマ電位の下でゲート酸化膜を通過する電流路の構成を示す回路図である。この回路図において、V,はプラズマ中に生じた対真空容器プラズマ電位、C,はMOSFETにおけるゲート電極の、プラズマを誘電体とした対真空容器がある。プラズマを誘電体とした対真空容器がある。との地が一ト電極の対真空容器との間のプラズマの抵抗、V。はゲート電極の対真空容器電位、C。はゲート電極とSi基板とを対向電極としゲート酸化膜を誘電体とするコンデンサの静電容量、Qにはゲート酸化膜両面の各電荷量、Qには静電チャック絶縁体両面の各電荷量、Qには静電チャック絶縁体の絶縁抵抗、Vには静電チャック絶縁体両面間の電位差である。

【0018】この回路構成により、成膜初期のゲート酸化膜両面間の電位差と、成膜開始後ある時間を経過した時点でのゲート酸化膜両面間の電位差とを求めてみる。なお、この計算では、プラズマ電位V、を端子電圧とする直流電源の内部抵抗すなわちプラズマの抵抗を無視し、V、=V、とする。なお、

[0019]

[0022]

0 【外1】

【数 1】

 $(1/C_{E} + 1/C_{C})$  (1)

マ電位中の極くわずかの部分しかかからないことがわかる。

【0024】2. 成膜開始後ある時間を経過した時点でのゲート酸化膜両面間電位差:図2(b)の回路では次式が成立する。

[0025]

【数2】Q<sub>1</sub> /C<sub>8</sub> +q<sub>1</sub> /C<sub>8</sub> = V<sub>7</sub> より、

【数3】

- ( $C_*$  / $C_*$ )  $dq_i$  / $dt = dq_i$  / $dt + q_i$  / $R_*$  C. (5) 【数4】

(5) 式より、 【0027】

 $q_1 = q_1$  (O)  $\cdot \exp(-t/R, (C_1 + C_2))$  (6)

ここで、静電チャック絶縁体両面間の絶縁抵抗が、R.  $=100\,\mathrm{M}\,\Omega$ 程度までに小さくなると、 $C_{\mathrm{s}}=0$ .  $3\,\mu$  Fであるから、(6)式中の時定数R. (C.  $+C_{\mathrm{s}}$ )は30秒となり、成膜開始30秒の時点では、 $\exp(-1)=0$ . 37であるから、ゲート酸化膜両面間電 10位差は0.  $63\,\mathrm{V}$  となる。ゲート酸化膜の耐電圧は、膜厚が $100\,\mathrm{A}$ で $10\,\mathrm{V}$ 程度であるから、

 $V_r > 15.9 V$ 

で絶縁破壊することになる。

【0028】そこで、実際の製品に上記計算法を適用して、実際の成膜条件下でゲート酸化膜の両面間に生じる電位差を求めてみる。

【0029】4メガビットのDRAMでゲート酸化膜1個の面積を $1\mu$ m角とし、直径6インチのSi基板に100個のチップがあったとすると、ゲート酸化膜の全面 20積は8c  $m^2$  になる。また、R = 100 M  $\Omega$  と仮定すると、ゲート酸化膜両面間の静電容量は1c  $m^2$  当り0.3 $\mu$ F程度であるから、(6)式における時定数は、R (C. +  $C_s$ ) = 240 秒となり、成膜時間を2分とすると、ゲート酸化膜両面間電位差は、 $U_c$  = 0 39 V , となり、ゲート酸化膜の絶縁破壊には、 $V_r$  > 25 . 4 V

を必要とすることになる。また、R、 $=1000M\Omega$ と 仮定すると(6)式における時定数は2400秒となり、成膜時間2分でU。=0.05V,となり、ゲート 30酸化膜の絶縁破壊には、

 $V_{r} > 200 V$ 

を必要とすることになり、絶縁抵抗R.の大きさより、破壊の難易が大幅に変化することが分かる。また、

(6) 式から、R. が小さいと、時定数R. (C. + C. ) が小さくなり、ゲート酸化膜両面間電位差の上昇速度が速くなり、成膜時間中にこの電位差がゲート酸化膜の耐電圧を超えることがわかる。本発明者らの実験によれば、基板表面の径方向磁界成分を 30 ガウス以下に保持した状態では、R. >100 M  $\Omega$  が維持されるかぎり、ゲート酸化膜の破壊は成膜時間中は生じないことが確認された。

【0030】ところで、絶縁膜の膜質を向上させるために、半導体基板の温度を上昇させて成膜することが一般に行われている。通常は成膜の初期には台座側から基板を加熱し、成膜の進行につれて基板がプラズマによって加熱されるので、台座側からの加熱を停止する。静電チャックの絶縁体には、台座から伝達された熱による温度上昇を速くするため(または台座からの熱吸収を早めるため)に、通常Al<sub>2</sub>O<sub>1</sub>等の高熱伝導率セラミックス

材が用いられる。Al,O,の例では、熱伝導率の温度 による変化の割合が極めて小さく、室温から1000℃ 程度までの温度変化があっても熱伝導率の変化率は約1 0%に過ぎない。このことが、絶縁抵抗もまた同様の傾 向にあると推測させる原因をなしていた。しかし、実器 の静電チャックについて測定したところ、室温において 1000ΜΩをはるかに超えていた絶縁抵抗が190℃ において、1 ΜΩにまで低下した。しかし、高温下で絶 縁抵抗の低下が少ない材質への変更は、室温でも吸着力 のレスポンスが良くてかつ材質として高熱導率を有する 絶縁材であること、高温において材質の劣化が少ないこ と、箔状の吸着用電極を、所定の吸着力を保持するため に、平坦度を保って埋め込む必要があること、等から困 難である。そこで、静電チャック自体には材質面,構造 面の変更を加えることなく、静電チャックを台座に固定 する際に、静電チャックと台座との間に、温度による絶 縁抵抗の変化の少ない絶縁物を介装して、プラズマ入射 による温度上昇時にも絶縁抵抗が100MΩ以上となる ようにすれば、従来の装置に大きな変更を加えることな くゲート酸化膜の破壊を防止することができる。

【0031】そして、静電チャックの台座への固定を、金具を用いて行う構造のものでは、この絶縁物を、静電チャックと金属台座との互いの当接面相互の間では絶縁シートとし、金具と金属台座もしくは静電チャックとの間では高温下で絶縁抵抗の低下度の少ない、高純度セラミックスとすることにより、金属台座から静電チャックへの熱伝導を大きく阻害することなく絶縁抵抗100M Ω以上を確保することができる。

【0032】ここで、上記絶縁シートを、ふっ素ゴムとすれば、ふっ素ゴムはふっ素化有機化合物に共通の熱的に安定で耐熱性がよく、また耐候性、耐ふっ素プラズマエッチング性が抜群であるので、プラズマ雰囲気中で長期にわたり変質なく使用することができる。常用温度が一10℃~+270℃であることから、成膜時の温度100~200℃では絶縁抵抗の低下はなく、100MΩ以上を容易に保持する。また、材質として柔軟性を有するため、静電チャックを台座に固定する際に静電チャックの絶縁体を破損するおそれがない。

[0033]

40

【実施例】本発明によるウエハホールダ構造の一実施例を図1に示す。ウエハホールダは、静電チャック19と、台座20と、この両者の間に介装された絶縁シート21とを高純度セラミックス座台22とともにねじ23で一体に締めあげて構成される。静電チャック19は円50板状の絶縁体19Aと、絶縁体19A内に埋め込まれた

一対の吸着用電極19B, 19Bと、同じく絶縁体19 Aに埋め込まれたインサート19Cとからなる。円板状 絶縁体19AはAl, O, からなる約0. 5mm厚の円 板を複数枚積み重ね、これを焼成して得られるもので、 積み重ねる前に1枚の円板上にWを含むペーストにより 吸着用電極19B,19Bが印刷により形成される。イ ンサート19 CはA1, O, とほぼ等しい熱膨張係数を もつ合金からなり、絶縁体19Aの焼成により絶縁体1 9 Aと一体化される。また、台座20はアルミニウム材 からなる、厚みのある円板状のもので、ここには図示し 10 ていないが、内部に媒熱流体の流路が形成されている。 ねじ23の座台22は、高純度セラミック耐熱磁器から なる絶縁物であり、ねじ23により遊びなく挿通され、 ねじ23と台座20との間を絶縁状態を保つ。絶縁シー ト21は材料にふっ素ゴムを用いたもので、静電チャッ ク19を台座20に固定する際にクッションの役割を果 たすとともに、その高耐熱性、高耐ふっ素プラズマエッ チング性により、長期にわたり、基板12の処理中、非 処理中を通じ、初期の絶縁抵抗を保持する。この絶縁シ ート21は、図2(b)におけるR. を基板処理中も1 20 00MΩ以上に保つためのものであるが、シート状に形 成されているため、台座20から静電チャック10への 熱伝達を阻害することが少なく、また熱伝達阻害により 静電チャック19の熱応答にわずかのおくれが生じても 絶縁抵抗が変化しないので、成膜処理面で支障を生じる ことはない。また、ねじ23の座台22は、高純度セラ ミックを用いるので、成膜温度程度の温度では絶縁抵抗 の低下は無視することができる。

# 【0034】実施例1

以下、本実施例によるウエハホールダを、図7に示した 30 従来のウエハホールダ11と入れ替えてSiO: 絶縁膜 を形成したときのMOSFETゲート酸化膜の絶縁破壊 防止効果につき説明する。

【0035】SiO。膜形成時の装置運転は以下のよう

【0036】図示されないマイクロ波発生用電源で発生 するマイクロ波は周波数2. 45GHzとし、このマイ クロ波をマイクロ波発生用電源に付属のマッチング機構 を介して導波管3内を伝播させ、A1N製のマイクロ波 透過窓4を透過させて第1の真空容器1A内へ送り込ん 40 だ。第1の真空容器1A内へは第1ガス導入路5から0 』を導入し、また第2の真空容器1B内へは第2ガス導 入路6からSiH、を導入した。O、, SiH、両ガス 導入後、第1, 第2の真空容器内圧力が安定したところ で主ソレノイド2に通電し、第1の真空容器1A内でマ

# 基板表面方向移動度 $\mu_{\perp}$ の分布がBrを小さくすることで

【0042】小さくなるためである。

【0043】ついで、媒熱体温度を上げて成膜中基板の 温度を上昇させて、基板温度190℃(基板-台座間1  ${
m M}\,\Omega$ ) にて成膜を行った。このときの良品率は ${
m R}\,{
m F}\,{
m I}{
m T}\,$  50 ことが確認されたので、これを装置に組み込み、基板温

イクロ波透過窓4の近傍に磁束密度875ガウスの磁場 領域を形成した。なお、装置には、第1、第2の真空容 器内圧力を2mTorr~3.5Torrの範囲内で制 御可能な圧力制御手段が付加されている。また、高速成 膜を行うため、基板位置を主ソレノイド2に近接させた ままとし、サプソレノイドコイル16に通電して基板前 面側にミラー磁界を形成し、これにより、基板表面での 径方向磁界成分を30ガウス以下とした。

【0037】まず、ゲート酸化膜の絶縁破壊防止に対す る絶縁抵抗((6)式のR、)の効果をみるため、図1 において座台22を金属として、静電チャック19, 絶 緑シート21、台座20を金属のネジ23で固定した。 基板と台座間に120℃のとき2000MΩ以上の絶縁 抵抗を得、成膜中の基板の温度上昇を、台座に通流させ る媒熱流体の温度を低く抑えることにより抑えながら成 膜を行った。なお、成膜に使用した6インチ径の基板の 周縁と第2の真空容器1Bの内壁面との間には最小10 0 mmの空隙が存在する。このときの成膜パラメータは 以下の通りである。

[0038] SiH, 95SCCM

123SCCM

マイクロ波パワー 300W

基板温度 120℃以下

この成膜条件で得られた代表的な膜質は以下の通りであ

【0039】成膜速度 2600Å/min 膜厚分布 ±3.8%(但しRFパワー>1200W のとき)

屈折率 1. 485

 $-1.4 \times 10^{\circ} dyn/cm^{2}$ 応力

上記成膜パラメータの下でRFパワーのみを変えてLS Iの歩留りを求めた結果を図3に示す。ゲート酸化膜は RF0Wと1200W以上 (=5W/cm 以上) で絶 縁破壊していないことがわかる。この場合、RF120 0 W以上では膜厚分布も良好となり、プロセスに実用可 能であった。

【0040】RF電力が0Wより大きく、1200Wよ り小さい範囲でダメージがあるのは、基板面内のプラズ マ密度がECRプラズマ密度分布の影響を強く受けてR F電力注入分布が増大するためである。RFパワーの増 大で基板面内のプラズマ密度が均一になるために、ダメ ージが低減する。RFパワー0Wでダメージがないの は、プラズマ密度分布があっても、

[0041]

[外2]

-1700Wのとき8%となった。

【0044】そこで、座台22の材質を耐熱セラミック スに変えて基板、台座間の絶縁抵抗が100ΜΩとなる

度190℃にて試験を行い、RFパワー1700Wで良 品率100%を得た。

【0045】実施例2

図7に示した装置において、図1に示したウエハホールダを従来のウエハホールダ11に置き替え絶縁性を確保した。サブソレノイド16に流す電流を変化して、半導体基板表面上の磁界の径方向分布を変化させて絶縁膜を形成し、径方向磁界のプラズマダメージ特性への影響を調べた。

【0046】ただし、本実施例では0.35μmルール 10 の4層配線の層間絶縁膜の6インチ、8インチ兼用の成長装置で、配線段差の埋め込み用として、作られた装置を使用した。

【0047】図示されていないマイクロ波電源より、マ ッチング機構を介して2. 45GHzのマイクロ波を導 波管1とAIN製のマイクロ波透過窓4を伝達し、第1 の真空容器(マイクロ波プラズマ生成室)1Aに導入し た。また、マイクロ波プラズマ生成室には、マイクロ波 窓近傍に875Gauss以上の磁界を印加可能な主ソ レノイド2により、磁界を加え、マイクロ波プラズマの 20 発生を補助した。プラズマ生成室には第1のガス導入路 5より、O<sub>2</sub> および膜平坦化用のArガスを導入した。 第2の真空容器(反応室)1Bを図示されていない排気 手段、3台並列に配置された18001/secのター ボ分子ポンプ、によって排気した。最大有効排気速度 は、半導体基板近傍で25001/secである。ま た、プラズマ生成室内の圧力は、圧力制御機構により 0. 5mTorr~3. 5Torrまで制御可能であ る。

【0048】生成されたマイクロ波プラズマを、RF・マイクロ波プラズマ反応室1B(反応室内径440mm)に導入し、第2のガス導入路6及び図示されていないガス均一吹き出しシャワーより放出されたSiH,ガスを活性化した。活性化されたSiH,ガスは、半導体

基板12にその他のガスと反応しながら吸着され、絶縁 膜を形成した。

【0049】サブソレノイド16に主ソレノイド2と同じ軸方向磁界を形成するように通電して基板表面近傍にミラー磁界を形成した。サブソレノイド16に流す電流を変えて径方向の磁界成分(Br)を変化させ、各径方向磁界成分(Br)条件下で絶縁膜を形成した。

【0050】成膜パラメーターは以下の通りである。

[0051] SiH, 80SCCM

 $O_{i}$  96SCCM

Ar 200SCCM

反応時の圧力 1.5mTorr

マイクロ波パワー 2300W

R F パワー 2 3 0 0 W

成膜温度 110  $\mathbb{C}$   $\sim$  180  $\mathbb{C}$  (成長と共に上昇) この時の代表的な膜質は以下の通りであった。

【0052】成長速度 4000Å/min

成長時間 4分

膜厚分布 ±4.8%

) 屈折率 1.50

応力 -1. 2×10° dyn/cm²

ダメージ評価用の試料は図4 (a) に平面図を、図4 (b) に断面図を示すような電極構造のものである。より詳しくはダメージ評価用のサンプルは、容量構造で絶縁膜厚さが80Åであり、アンテナは、櫛歯構造をしたアンテナ比100万倍のポリシリコン電極の構造をもち、6インチウェハ当たり約100個程測定部位を持つものである。

【0053】ウェハ面内の最大径方向磁界Brとプラズ 30 マダメージの関係は、以下の表1に示すとおりであった。

[0054]

【表1】

【0055】但し、Brの符号が正は、磁界方向が外向き、負符号は、内向きをしめす。

【0056】以上説明したように、サブコイルの電流を 制御することで、ダメージの無い磁界条件を見つけるこ とができた。

【0057】この様に、RF電力が2000Wとより大 マイクロ波/きく、櫛歯型アンテナ部の電極高さが1μmと高い部位 30 RFパワーの平坦化埋め込み成膜でも、Brを30ガウス以下、特 成膜温度 1に10ガウス程度とすることで歩留りを落とすことな 代表的な膜質く、処理することができた。 【0062】

### 【0058】実施例3

実施例 2 と同様の装置を用い、磁界の径方向成分のプラズマダメージに与える影響を調べた。ただし、本実施例では、 $0.5\mu$ mルールの 4 層配線の層間絶縁膜の成長装置で、配線段差に $0.1\sim0.4\mu$ m程度のカバー膜を成長し、この膜の上につける膜からの水分をブロックし、下地デバイスの性能低下を防止する為に用いる装置を使用した。実施例 2 で使用した装置との主要な差は、排気手段が、5001/sec0 のターボ分子ポンプを 2台並列に構成し、最大有効排気速度は、5001/sec0 であること、プラズマ生成室内の圧力が 2.0m であること、プラズマ生成室内の圧力が 2.0m であること、第 2 の真空容器(反応室) 1 Bの内径が 3 5 0 mmであること、である。

【0059】また、本実施例ではカバー膜プロセスのた

めのArガスは使用しなかった。

【0060】成膜パラメーターは以下の通りである。

[0061] SiH. 70SCCM

O<sub>1</sub> 98SCCM

反応時の圧力 7mTorr

マイクロ波パワー 300W RFパワー 1200W

成膜温度 180℃~240℃ (成長と共に上昇) 代表的な膜質は以下の通りであった。

【0062】成長速度 2000Å/min

成長時間 2分、30秒

膜厚分布 ±4.0%

屈折率 1.50

応力  $-1.3 \times 10^8$  dyn/cm<sup>2</sup>

図5 (a) に測定用試料の電極構造の平面図を、図5

を成長し、この膜の上につける膜からの水分をブロック (b) に断面図を示す。測定に用いた、ダメージ評価用し、下地デバイスの性能低下を防止する為に用いる装置 40 の試料は、容量構造で絶縁膜厚さが90Åであり、アンを使用した。実施例2で使用した装置との主要な差は、 テナは、方形構造をしたアンテナ比100万倍のポリシ排気手段が、5001/secのターボ分子ポンプを2 リコン電極の構造をもち、6インチウェハ当たり約10台並列に構成し、最大有効排気速度は、5001/se 0個程測定部位を持つものである。

【0063】ウェハ面内の最大Brとプラズマダメージの関係は表2に示すとおりであった。

[0064]

【表2】

【0065】但し、Brの符号が正は、磁界方向が外向 き、負符号は、内向きをしめす。

【0066】このように、サブコイルの電流を制御する ことで径方向磁界成分を制御し、膜厚が0.5μm程度 で、方形型アンテナ部の電極高さが 0.5μmと低い場 20 合のカバー膜の成膜では、Brを30ガウス程度とする ことで歩留りを落とすことなく、処理することができ た。

【0067】基板の表面における径方向磁界を30ガウ ス以下とするために、図6に示す様に、主ソレノイドが 形成する磁界と逆方向の磁界を形成する減磁コイル24 をウエハホールダと主ソレノイドの間に設け、減磁コイ ルの電流を調整してもよい。

# [0068]

【発明の効果】本発明では、絶縁膜製造装置を、静電チ 30 ャックの金属台座への固定が絶縁物を介して行われ、処 理中、静電チャックに吸着、保持された被処理半導体基 板と真空容器との間の絶縁抵抗が100MΩ以上を保有 するとともに、処理中、被処理半導体基板表面での径方 向磁界成分が30ガウス以下に保たれるように構成し、 かつそのような条件で成膜を行うので、基板表面につく り込まれたMOSFETのゲート酸化膜をプラズマCV D法により絶縁膜で覆う際のゲート酸化膜両面間電位差 の上昇速度が小さくなり、基板表面の径方向磁界成分を 30ガウス以下に保つことにより、成膜時間中の絶縁破 40 1 真空容器 壊を常に確実に防止することができ、良品基板の歩留り が向上した。

【0069】そして、静電チャックと金属台座との間に 介装する絶縁物を、静電チャックの固定を金具を用いて 行うときには、静電チャックと金属台座との互いの当接 面相互の間では絶縁シートとし、金具と金属台座もしく は静電チャックとの間ではセラミックスすることによ り、台座から静電チャックへの熱伝達性の低下を小さく 抑えることができ、基板温度を制御するときの応答時間 おくれの少ないウエハホールダとすることができる。

【0070】また、絶縁シートの材料にふっ素ゴムを用 いることにより、ふっ素ゴムの高耐熱性と高耐ふっ素プ ラズマエッチング性とにより、基板、台座間の高抵抗 を、処理、非処理の期間を含め、長期に維持することが できる。

#### 【図面の簡単な説明】

【図1】本発明によるウエハホールダ構造の一実施例を 示す断面図である。

【図2】基板表面につくり込まれたMOSFETゲート 酸化膜をプラズマCVD法により絶縁膜で覆う際のゲー ト酸化膜絶縁破壊の原因を解析するための図であって、 同図(a)はゲート酸化膜まわりの構造を示す模式図、 同図(b)は絶縁膜形成時にゲート酸化膜を通過する電 流の通路構成を示す回路図である。

- 【図3】本発明の効果の一例を示すプロット図である。
  - 【図4】測定用試料の電極形状を示し、(a)は平面 図、(b)は断面図である。
  - 【図5】測定用試料の電極形状を示し、(a) は平面 図、(b)は断面図である。
  - 【図6】本発明による装置の他の実施の構造原理を示す 断面図である。

【図7】従来の絶縁膜製造装置構成の一例を示す断面図 である。

# 【符号の説明】


- - 2 主ソレノイド
  - 3 導波管
  - 4 マイクロ波透過窓
  - 5 第1ガス導入路
  - 6 第2ガス導入路
  - 9 静電チャック
  - 9 A 絶縁体
  - 9 B 吸着用電極
  - 10 台座(金属台座)
- 50 11 ウエハホールダ


12 基板(被処理半導体基板)


17

- 15 RF電源
- 16 サブソレノイド
- 19 静電チャック
- 19A 絶縁体
- 19B 吸着用電極

- 20 台座 (金属台座)
- 21 絶縁シート
- 22 座台
- 23 ねじ (金具)
- 24 減磁コイル








【図5】


(a)




断面拡大図



【図7】





フロントページの続き

(51) Int. Cl. 5

庁内整理番号

FΙ

H 0 1 L 21/68

B 2 3 Q 3/15

R

H 0 1 L 21/68

// B 2 3 Q 3/15

識別記号

D

技術表示箇所

(72)発明者 片桐 源一 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内

`} = =

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-222555

(43)Date of publication of application: 30.08.1996

(51)Int.CI.

H01L 21/31

C23C 16/44

C23C 16/50

H01L 21/205

H01L 21/68

// B23Q 3/15

(21)Application number: 07-200001

(71)Applicant:

**FUJI ELECTRIC CO LTD** 

(22)Date of filing:

04.08.1995

(72)Inventor:

SHIMIZU AKIO

SAKAKIBARA YASUSHI

**KOGUCHI MAKOTO** KATAGIRI GENICHI

(30)Priority

Priority number: 06308512


Priority date: 13.12.1994

Priority country: JP

(54) APPARATUS FOR FORMING INSULATING FILM AND METHOD OF FORMING INSULATING FILM

PURPOSE: To provide an insulating film manufacturing apparatus employing the structure of an ECR plasma processor, such that in covering a MOS FET gate oxide film on a substrate held by an electrostatic chuck with an SiO2 insulating film, increase in temperature of the substrate does not cause dielectric breakdown of the gate oxide film.

CONSTITUTION: By fixing an electrostatic chuck 19 to a metal base 20 using insulating materials 21, 22, the insulation resistance between a substrate 12 being processed and the base 20 is maintained to not lower than  $100M\Omega$ , and a radial magnetic field component on the surface of the substrate is maintained to not more than 30 gauss during processing. Thus, the rising speed of the potential difference between both sides of a gate oxide film caused by plasma potential is reduced, so that the potential difference does not exceed the withstand voltage of the gate oxide film during film deposition.



**LEGAL STATUS** 

[Date of request for examination]

14.03.2001

[Date of sending the examiner's decision of rejection]

01.10.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

- Copyright (C); 1998,2003 Japan Patent Office